Dram芯片封装

科技半导体

SK海力士发力3D堆叠内存,瞄准端侧AI性能瓶颈

SK海力士正在美国招聘人才,研发3D堆叠内存技术以解决端侧AI大模型运行中的性能制约。这一技术方案通过将内存裸片直接压在处理器上,并在两块芯片间增加大量垂直数据通道,可望显著提升内存读写速度和处理器与内存的数据交互效率。根据AMD官方数据,这种连接方式的密度可达传统平面封装的200倍以上。相比之下,现有的HBM4内存…